HP研究人员周二提出了一个可大幅提高应用于汽车、通信及消费电子产品中芯片性能的新思路。惠普声称，已经发现了一种可以在混合电路中把传统CMOS技术与纳米级设备相结合的方法，以提高晶体管密度，降低产品功耗，大幅提高产品的容错功能。

如果这项纳米技术研究被证实可行，那么它可能会有助于芯片制造商与摩尔定律保持同步。摩尔定律是由Intel联合创始人戈登·摩尔于1965年提出的，他认为芯片晶体管数量每隔一年半到2年的时间就会翻番。

惠普实验室量子科学研究总监Stan Williams在一份声明中说：“随着普通芯片电子学逐渐被淘汰，摩尔定律与物理规律之间不断发生冲突。”不过，如果惠普研究人员真的发明了这项新技术，那么这将可能会化解摩尔定律与物理规律之间多年来的这种冲突。

这项技术依靠CMOS层顶部的纳米级转换结构，使用了惠普实验室称之为现场可编程纳米线互连（FPNI）架构，这种架构是目前广泛应用于半导体产品中的现场可编程门阵列（FPGA）技术的衍生技术。

市场调研机构IC Insights的高级分析师Rob Lineback说：“这是一种新架构，一种新的互连结构，可以缩小大量连接晶体管的空间。如果惠普改变了芯片行业的生产工艺，那么它将会对终端用户产生深远影响。”不过，他表示，对惠普的这种说法持怀疑态度。

惠普研究人员利用模拟技术证明了这种设计理念，公司目前正在研究生产这种芯片的实际产品，并表示计划在年内推出样品。

研究人员称，这项新技术将可在2010年之前投入使用。在更小的空间计算能力越大，该设备的功能就越大。IC Insights的Lineback指出：“芯片密度提高8倍将可以大大减少驱动系统所需的能耗，支持更加先进的新系统，如语音及图像识别系统，目前，这些系统还不完善。凭借这些计算能力，用户将可以实现人机对话。”

作者：清雨